Translation

JAPANESE KOKAI PATENT, SHO 62-9639

Disclosure Date : January 17, 1987

Int. Class. 1 E 01 L 21/56

Seq. No. for Official Use: R-6835-5P

TITLE OF INVESTION : MANUFACTURE OF SEMICONDUCTOR DEVICE

APPLICATION NO. AND DATE: SEO 60-148864, July 5, 1985

DIENTOR . : Trunco KAMATA, NEC Temagrata, Ltd.

4-12-12 Kitemachi, Temagata-Shi

APPLICANT : NEC Yamagata, Ltd.

4-12-12 Kitamachi, Yamagata-Shi

AGERT : Hitoshi UCRIFAPA, Patent Agent

NUMBER OF INVENTIONS: 1

RECUEST POR EXAMINATION : None

1. Title of invention

MANUFACTURE OF SEMICONDUCTOR DEVICE

2. <u>Clain</u>

Manufacturing method of semiconductor device, as characterized by setting semiconductor chips on a printed circuit substrate having a patterned circuit, connecting the electrodes of said semiconductor chips to said circuit, and cutting and separating them after resin encapsulation.

3. Specification

[Pield of commercial utility]

This invention relates to a method of namufacture of semiconductor device, and particularly this invention intends to provide chip parts such as miniaturized transistors, diodes, etc. at high level of reliability and inexpensively.

[Prior art]

Conventionally, this type of semiconductor chip parts was manufactured by setting semiconductor pellets on a punched-out lead frame, connecting the wires, forming into leads and forming chips, or setting the semiconductor chips on a ceramic part, connecting the wires, and encapsulating with resir.

[Problems to be solved by the invention]

The manufacturing method of the prior art, since leads were formed after encapsulatinog in the former example, showed inferior moisture resistance and greater variation of size and shape, and this has been the cause of problems in actual packaging process.

And, with the latter example, the raw materials were expensive, variation of the size of the material and substrate or variation of encapsulated size was great, and this again has been the cause of the problems in actual packaging process.

[Means to solve the problems]

In the present invention, semiconductor pellets are set on the printed circuit substrate which have the pattern to match the element configuration, necessary internal connections are made, and subsequently the surface of the

elements is encapsulated with a remin, and then the encapsulated printed circuit substrate is cut into individually separated semiconductor elements. In this case, processes such as neasurement of the electrical property of the elements or marking process can be carried out before or after the cutting and separation process. Thus, such work can be carried out by the most accessible process, based on optimization of the process or element configuration.

(Example)

This invention is explained below by referring to the accompanying drawings.

Pig. 1 represents the side view and cross-sectioned view of the completed device. Pig. 2(A) is a cross-sectioned side view of the printed circuit substrate which is used for assembly of this device, and Pig. 2(B) is a partial plane view of this printed circuit substrate. Assembly process is explained by following these drawings.

Semiconductor pellet 3 is mounted and impobilized on the printed circuit substrate 1 by solder 2, and they are connected by bonding wire 4. This situation is illustrated in Fig. 3. Then, the surface of the element is encapsulated or sealed with resin 5. Encapsulation may be performed over the entire surface or a part of the surface. This situation is illustrated in Fig. 4. Pinally, element is cut and separated to form a completed product. This situation is illustrated in Fig. 5. Cutting can be made accurately through the center part of the through-hole without damaging the linkage with the packaged tontacts on the rear side.

[Effect of invention]

As explained above, according to this invention, ministure leadless chip carrier element that has high precision and high quality can be obtained. External dimension can be ministurized by 30 - 50%, compared to the chip carrier formed by the conventional lead working process. Thus, this process can be used for the future ministurization. It can be applied widely to ministure diode or transister, as well as a giant LTI element, and thus the effect is enormous.


4. Brief explanation of drawings

Fig. 1 is a side view to illustrate a partially sectioned semiconductor, made by an example of this invention.

Pig. 2(A) and Fig. 2(B) are, respectively, the cross-sectioned view and plane view of the printed circuit substrate.

Fig. 3 is a side view that represents the situation of setting the semiconductor pellet on the printed circuit substrate and connecting with the external terminal(s).

Fig. 4 is a cross-sectioned view to represent the surface of the semiconductor element that was encapsulated with a protective resin.



,

砂日本四特片(JP)

卯特许出即公院

0公開特許公報(A)

昭62-9639

@Int_Cl_*

想別記号

庁内整理番号 R-6835-5F **企公開** 昭和62年(1987)1月17日

H 01 L 21/56

審査請求 未請求 発明の数 1 (全2頁)

○発明の名称 半導体装置の製造方法

到特 取 昭60-148864

❷出 頤 昭60(1985)7月5日

 山形市北町 4 丁目12番12号 山形日本電気抹式会社内

山形市北町 4 丁目12番12号

①出 照 人 山形日本電気株式会社 ②代 理 人 弁理士 内 原 音

明 超 1

- 2 発明の名称 半導体装置の表達方法
- 2 特許請求の疑問

パターンニングされた配配を有するプリント配 銀面板化牛等体ナップを搭取し、放牛等体ナップ の電板と筒配配像との細胞を行い、角面倒止後で れを切断分離するととを帯像とする半導体基盤の 製造方法。

3. 発明の評額な説明

(宝裳上の利用分野)

本発明は、半導体級数の卸益方法に関し、特に 小型トランジスタ。ダイオード、小型ICのチェ プ部品を信息度率(かつ安価に提供するものであ る。

(女朱の技術)

女夫、との我の牛選外ナップ飛品は、パンナン

グされたリードフレームに半退体ペレットを持ない 意識を行ったのち、リード形状の加工を行いテッ プ形状にするものや、セラミック配品に半速体ペ レットを搭載・結鎖し概能到止するものがある。 【発明が解決しようとする問題点】

在来の製法に高づくものは、和本の外では対止 法にリード加工を行うために制造性等の面で劣化 が見られるが、形状寸法のパラフャが大きいとい う欠点があり、実装工程でのトラブルの製図となっている。

又、社会の代では、対対が高価である事の外に 材料高量の寸法パランキ、対止寸法パランキが大 をいという欠点があり、十はり実施工程でのトラ ブルの景図となっている。

(問題点を無決するための手段)

本発明は、あらかじめま子供当に合致したパタ ーンニングを施したプリント記録が毎に牛海体ペ レットを搭載し、必要な内部結果を行い、その研 生子面を製造で対止し、しかる社対止供プリント 記録が毎を切断分解し、個本の牛海体生子に分離 するものである。との数、太子の単気が作の取取 セマーニング本の工程は切断・分取の利益いずれ でもよく、太子は近やプロセスの最新化化より最 もやりやすい工程で行えばよい。

(天耳州)

次化、本発明について図面を参照して取的する。 第1回は完成した異菌の側面及び断面を表わしている。第2回以は本芸質の糾立に用いるブリント配影番種の質断面図、何回向はとのブリント配 避済額の平面部分図である。以降医面にない城立 工程を収明する。

ブリント配置基板1ド半導体ペレット3をソル グー2で取りつけ固定し、ポンディングワイヤー 4 で超距する。この様子を第3関に示す。次に、 未子面を制度5で対止する。対止は全面でも部分 的に行ってもよい。まる時にこれを示す。是後に 未子を切断分離し完成品となる。この様子を第5 間に示す。切断はスペーホールの中央部を正確に 行う事により、裏面の突転用コンタクトとの途路 を扱うことなく分離出来る。

第5回は樹脂對止後の多板を切断分離し、個々の装置として完成した様子を示している断面図である。

1 ……ブリント配面芸板、2 ……マウントソル ダー、3 ……半導体ペレット、4 ……ポンディン グワイヤー、5 ……飼止密証。

代章人 并建士 内 原 音。

(資明の数テ)

以上即戦した伊に、本見戦によれば死亡を建む なく品質のよい、小型リードレステップニュリア ま子が待られる。为形は交来のリード死工による ナップキャリアに比較し30~50多小型化する事ができ、今後の小型化志向にも十分対応できる。 ま子は小型のダイオードやトランジスタから、大 形のして「ま子さて広く返用比別、その効果に刺 り知れない。


4. 四面の簡単な設勢

第1回は本発明の一実施例による牛時体監督の 部分断距を示した側面図である。

第2回以かよび第2回向はそれぞれプリント配 要差値の断距かよび平面間である。

鉄る間はブリント配数差板に半半はペレットを 搭載し外部株子と超越した株子を表わしている側 面面である。

第4回は半導件ま子面を促送用部盾で対止した 様子を表わす断面的である。



**

...

(54) RESIN SEALED TYPE SEMICONDUCTOR DEVICE WITH HEAT SINK

(11 61.39555 (A)

(48) 25.2.1986 (29) JP

(21) Appl. No. 59-158860

(22) 31.7.1984

(71) TOSHIBA CORP (72) TOSHIHIRO KATO(1)

(51) Int. Cl. H011.23.36

PURPOSE: To extend the life of titled device by a method wherein a semiconductor loading part is formed thicker than average thickness of lead frame to improve the radiating capacity while reducing especially transient heat resistance and restraining temperature rise in case of switching operations.

CONSTITUTION: A semiconductor loading part 4 to be a bed 31 of lead frame is formed thicker than average thickness of lead frames 3. Then a semiconductor element pellet 5 is mounted on the semiconductor loading part 4 through the intermediary of a bonding member 6 such as solder etc. and then an electrode on the pellet 5 is connected to an inner lead of lead frame 3 by a metallic fine wire 7. Later a heat sink 2 is placed below a cavity of a transfer mold metal die and then the lead frame 3 is placed to be resin-formed. Finally the space between the semiconductor loading part 4 and the heat sink 2 is filled with thermoconductive epoxy sealing resin 1.

Wrest de , o =

257

•